올 하반기부터 18A 공정 양산 돌입
"미국에서 생산되는 최첨단 노드" 
패키징 등 독자 기술력으로 승부

인텔이 2나노급으로 분류되는 18A(1.8나노급) 공정으로 마이크로소프트(MS)와 대규모 반도체 위탁생산(파운드리) 계약을 체결한 데 이어 엔비디아, 구글과도 논의를 진행 중인 것으로 알려졌다. 이번 계약이 성사될 경우 새로 선임된 립부 탄 최고경영자(CEO) 체제에서 도약의 계기를 다지는 동시에 TSMC, 삼성전자가 경쟁 중인 최첨단 파운드리 경쟁에서 존재감을 드러낼 것으로 관측된다.

'1나노대는 비현실적' 비판에도 자신감 보여

8일 주요 외신과 업계에 따르면 인텔의 18A 공정 칩이 현재 리스크 프로덕션(소량 생산) 단계에 있으며, 올 하반기부터 안정적인 양산 체제에 돌입할 것으로 예상된다. 그동안 업계에서는 '1나노대는 실현가능성이 희박하다'는 분석을 내놨지만, 인텔은 자신이 있다는 의지를 수차례 피력해 왔다. 실제로 지난달 나가 찬드라세카란 인텔 글로벌 최고운영책임자(COO)는 "자사의 18A는 미국에서 개발된 노드 중 가장 진보된 기술"이라며 "현재 의미 있는 진전을 이루고 있으며 연내 대량 생산을 개시해 고객에게 서비스를 제공할 수 있을 것으로 확신한다"고 강조했다.

인텔은 지난해 이후 반도체 생산시설 신규 투자로 인한 적자를 감수하며 18A 공정에 명운을 걸고 투자 중이다. 최근 TSMC와의 합작법인(JV) 설립을 추진 중이라는 관측도 나왔으나 결국 독자 노선을 택한 것으로 보인다. 지난달 디인포메이션은 "인텔과 TSMC가 미국 내 반도체 생산시설을 공동 운영할 JV 설립에 잠정 합의했다"고 보도한 바 있다. 당시 디인포메이션은 "TSMC가 JV 지분 20%를 확보하고, 직접적인 자본 투자 대신 제조 기술과 노하우를 인텔에 제공하는 안이 유력하다"며 "백악관과 상무부가 상당한 영향력을 행사했다"고 설명했다.

실제로 도널드 트럼부 행정부는 2월 중순 TSMC 경영진과 회동에서 △미국 내 첨단 반도체 패키징 시설 구축 △인텔 파운드리 사업에 공동 투자와 기술 이전 △인텔에 미국 현지 생산 물량 패키징 위탁 등 3가지 방안을 제시했다. 그러나 TSMC는 지난주 실적 발표에서 "JV 투자에 대해 어떤 논의도 진행하지 않고 있다"며 두 달간 이어진 루머를 전면 부정했다. 이에 대해 반도체 업계 전문가들은 "두 기업의 경영 방식, 인력 구성, 기술 로드맵 계획 등 기본적인 요소들이 너무나 상이해 통합이 쉽지 않았을 것"이라고 분석했다.

TSMC, 2나노 공정에서 3나노보다 높은 수율 확보

인텔과의 합작 대신 미국 생산시설 확장을 택한 TSMC는 경쟁사와의 기술 격차를 더욱 벌리고 있다. 대만 공상시보는 "올해 하반기 양산을 앞둔 TSMC의 2나노 수율이 60%를 넘어 안정화 단계에 진입했다"며 "이는 3나노 반도체 생산 직전보다 높은 수준"이라고 보도했다. 특히 TSMC가 게이트올어라운드(GAA) 기술을 처음 적용하는 공정이라는 점에서 주목할 만한 성과로 평가받는다. 반면, 경쟁사인 삼성전자는 이미 3나노 공정부터 반도체 성능과 전력효율을 높이는 GAA 기술을 활용해 왔는데, 이 점이 수율 부진의 원인 중 하나로 추정되기 때문이다.

TSMC는 안정된 수율을 바탕으로 생산능력 확대에도 속도를 내고 있다. 최근에는 2나노 공정의 최종 월 생산능력 목표를 10만 장으로 올려 잡았다. 올해 말까지는 대만 신주 공장에서 월 3만 장, 내년 1분기까지는 가오슝 공장에서 월 3만 장의 생산능력을 갖춘다는 목표를 제시했다. 긍정적인 전망에 힘입어 TSMC의 2나노 공정은 이미 애플, 엔비디아, AMD, 퀄컴, 브로드컴, 미디어텍 등 다수의 빅테그를 고객사로 확보했다. 이들은 모두 TSMC의 3나노 공정 파운드리를 활용했는데 차기 제품에 적용되는 반도체 생산 기술에도 굳건한 신뢰를 보이고 있는 셈이다.

삼성전자도 TSMC와 같이 올해 말 2나노 공정 양산을 목표로 하고 있다. 현재 삼성전자는 2나노 공정 수율을 20~30%까지 끌어올린 것으로 알려졌다. 아직 TSMC에 비해 턱없이 낮은 수치지만, 2나노 초기 수율이 3나노 때와 비교해 빠르게 개선되고 있다는 평가다. 다만, 업계에서는 삼성전자가 강점을 보여 온 GAA를 2나노 공정에 안정적으로 적용할 수 있을지 주목하고 있다. GAA를 2나노에 처음으로 적용한 TSMC가 예상보다 빠르게 수율을 높이고 있는 만큼 올해 삼성전자가 수율 개선에 실패하면 고객사 확보가 더 어려워질 것으로 전망된다.

인텔 강한 패키징 기술, 파운드리 경쟁력에 관건

인텔의 강점은 패키징 기술이다. 시장 분석가들은 패키징 기술력이 인텔의 파운드리 경쟁력 확보에 결정적 역할을 할 것으로 본다. J. 골드 어소시에이츠의 잭 골드 분석가는 "인텔은 이미 패키징 분야에서 앞서 있다"며 "패키징 기술을 계속 활용한다면 인텔에 좋은 기회가 될 것"이라고 분석했다. 골드 분석가는 2000달러(약 280만 원)짜리 칩 비용의 절반가량이 패키징 때문에 발생한다고 추정하며, 패키징 기술의 독창성이 칩 공정 노드 설계보다 "더 중요하다"고 강조했다.

나비드 샤리아리 인텔 파운드리 수석 부사장도 "패키징 우수성은 앞으로 10년에서 15년간 인텔과 고객, 그리고 산업 전체에 걸쳐 과거 10년보다 훨씬 더 중요해질 것"이라며 "우리는 가장 완벽한 고급 패키징과 관련 공정, 백엔드 테스트 제품군을 가졌으며, 고객이 선택하는 최고의 OSAT(외주 반도체 패키지 테스트) 업체가 되기를 원한다"고 강조했다. 그러면서 "인텔은 다이 테스팅, 수율 개선 지원, 조립 및 테스트 역량을 갖췄다"며 "패키지 설계부터 시뮬레이션 모델링까지 고객의 모든 요구 사항을 지원할 준비가 돼있다"고 덧붙였다.

하지만 인텔의 '패키징 선도 기업' 주장에 신중론도 나온다. 가트너의 가우라브 굽타 분석가는 "선도 기업이라는 것은 매우 주관적"이라며 "인텔은 기술과 제품을 가졌지만, TSMC는 훨씬 더 높은 고객 확보율을 가지고 있다"고 지적했다. 그는 "인텔은 TSMC와 경쟁하고 잠재 고객에게 다양한 선택지를 보여주려고 고급 패키징 분야에서 더 많은 제품을 내놓으며 공격적으로 나선다"고 평가했다. 다만 굽타 분석가는 인텔이 자사 실리콘을 쓰지 않는 고객에게도 패키징 기술을 개방하는 점은 긍정적으로 봤다.